在寄生電感一直以來都是電力電子器件應用中也是需要克服的主要難題，對于高頻和大功率應用場合。模塊內(nèi)部的寄生電感會造成關(guān)斷過程中的過電壓，寄生參數(shù)會造成模塊開關(guān)過程中的波形震蕩，從而增加了電磁干擾和關(guān)斷損耗。功率模塊廠家做了很多研究試驗去努力降低它，現(xiàn)在比較流行的方法是把疊層直流母線引入到模塊內(nèi)部，但相對來說機械結(jié)構(gòu)比較復雜，而且成本較高，體積也較大。

  新的基于現(xiàn)有標準模塊封裝，通過為瞬時電流提供一條額外的低寄生電感回路，實現(xiàn)了功率模塊的低寄生電感設(shè)計，為大功率高頻應用的實現(xiàn)提供了可能性。現(xiàn)在的設(shè)計目標就是在現(xiàn)有標準功率模塊的基礎(chǔ)上，在保持低電阻回路前提下，設(shè)計出額外的低寄生電感回路。

  有兩個方法方式：1.利用疊層走線降低寄生電感，例如PCB雙層走線，使用薄膜電容等；2.多個電感回路并聯(lián)使用，從而降低寄生電感。布線就是直流母線正負端子交替排列并互相靠近。